Fan-Out 패키징(FOWLP, InFO)의 원리와 구조

반도체의 성능 향상은 더 이상 칩 내부 트랜지스터만으로 설명되지 않는다. 오늘날의 핵심 경쟁력은 ‘패키징’에 있다. 그중에서도 Fan-Out 패키징은 모바일 AP, AI 칩, 고성능 SoC 등에서 혁신의 중심에 서 있다. 이 기술은 칩 크기를 줄이고 전력 효율을 높이면서도, 고속 I/O 연결을 구현할 수 있는 첨단 패키징 방식이다.

1. Fan-Out 패키징이란?

Fan-Out은 말 그대로 ‘신호를 바깥으로 펼친다(Fan-Out)’는 의미다. 기존의 패키징은 칩 위에 납볼을 배치해 기판에 연결했지만, Fan-Out은 칩 주변 영역까지 배선을 확장해 더 많은 입출력 단자를 확보한다. 즉, 칩 크기보다 큰 패키지를 만들면서도 기판이 필요 없는 구조다.

이 방식은 웨이퍼 레벨에서 공정을 수행하기 때문에 WLP(Wafer Level Packaging)의 일종으로 분류된다. 대표적인 Fan-Out 기술로는 FOWLP(Fan-Out Wafer Level Package)와 InFO(Integrated Fan-Out)가 있다.

2. Fan-Out의 구조적 특징

Fan-Out 패키징의 핵심은 ‘기판이 없다’는 점이다. 기존 패키지(BGA, CSP 등)는 칩이 기판 위에 장착되었지만, Fan-Out은 에폭시 몰드(Epoxy Mold) 안에 칩을 매립하고, 위쪽에 RDL(Redistribution Layer, 재배선층)을 형성해 신호를 바깥으로 확장한다. 이 RDL층을 통해 전기 신호가 칩에서 외부 단자로 이어진다.

즉, Fan-Out 구조는 다음과 같이 요약된다.
① 칩을 몰드 안에 배치
② 몰드 위에 재배선층(RDL) 형성
③ 외부 단자(볼 혹은 마이크로 범프) 연결
④ 패키지를 절단하여 개별 칩 완성

3. FOWLP와 InFO의 차이

Fan-Out 기술은 다양한 변형이 존재하지만, 그중 대표적인 두 가지가 FOWLP와 InFO다. 둘은 기본 개념은 같지만 제조 방식과 활용 분야에서 차이가 있다.

구분	FOWLP	InFO (Integrated Fan-Out)
기술 출처	Infineon (원조 기술, 2009년)	TSMC (Apple A10 이후 적용)
공정 방식	재구성 웨이퍼(Reconstituted Wafer) 위에서 칩 배치 후 RDL 형성	실리콘 웨이퍼상 직접 몰딩 및 RDL 적층
두께	0.5mm 이하	0.3mm 이하 초박형 가능
특징	모듈형 확장성 우수, 대형 칩 대응 가능	정렬 정밀도 우수, 모바일용 초소형 설계에 최적화
적용 제품	자동차, 전력, AI 모듈	스마트폰 AP, 애플 A시리즈

4. Fan-Out 패키징의 장점

① 초박형 설계 — 기판이 없어 패키지 두께가 얇아지고, 모바일 기기 설계에 유리하다.
② 고밀도 I/O — 재배선층(RDL)으로 입출력 단자 수를 기존 대비 2~3배 이상 확대 가능.
③ 기생소자 최소화 — 배선 길이가 짧아져 저항과 인덕턴스 감소, 신호 손실 최소화.
④ 우수한 열특성 — 금속 RDL과 몰드 소재가 열 확산을 돕는다.
⑤ 패키지 일체화 — 메모리, 전원칩, 로직칩을 하나의 몰드 안에 통합 가능.

5. Fan-Out 공정의 핵심 단계

Fan-Out은 일반적으로 다음 절차로 수행된다.
① 웨이퍼에서 개별 칩 다이싱(Dicing)
② 재구성(Reconstitution) — 다이를 일정 간격으로 배치 후 몰드 충전
③ 평탄화 및 표면 세정
④ RDL 형성 — 포토리소그래피와 금속 증착을 통해 배선 패턴 생성
⑤ 솔더볼/마이크로범프 형성
⑥ 패키지 절단 및 테스트

이 중 RDL 형성과 몰드 평탄화 단계가 패키지 품질을 좌우한다. RDL이 불균일하면 신호 불량이나 단락이 발생하고, 몰드 표면이 고르지 않으면 리소그래피 정렬 오차가 커진다.

6. Fan-Out 기술의 발전 방향

Fan-Out은 단순한 모바일용 패키징을 넘어, 칩렛(Chiplet) 통합 및 2.5D·3D 패키징으로 확장되고 있다. 여러 개의 칩을 하나의 Fan-Out 구조로 묶는 MUF (Molded Underfill Fan-Out), RDL Interposer 방식이 등장했다. 이 기술은 기존 실리콘 인터포저보다 비용이 낮고, 신호 전송 속도도 빠르다.

TSMC의 InFO, 삼성전자의 FO-PLP, ASE의 FOCoS 모두 Fan-Out 기술을 기반으로 한다. 특히 InFO는 애플 A시리즈와 M시리즈 칩에 사용되며, 초박형·고성능·저전력의 대표적인 상용화 사례로 꼽힌다.

7. Fan-Out과 CoWoS의 차이

Fan-Out은 인터포저가 없는 단순 확장 구조인 반면, CoWoS는 TSV 기반 실리콘 인터포저를 사용하는 하이엔드 기술이다. Fan-Out은 비용 효율성과 두께에서, CoWoS는 대역폭과 적층 효율에서 강점을 가진다. 결국 두 기술은 상호보완적이며, 칩 구조와 성능 목표에 따라 선택된다.

8. 결론

Fan-Out 패키징은 패키지 기판이 없는 혁신적 구조를 통해, 반도체의 크기·전력·성능 삼박자를 동시에 해결한 기술이다. FOWLP와 InFO는 그 대표적인 구현 방식으로, 첨단 모바일 SoC부터 AI 프로세서까지 폭넓게 적용되고 있다. 향후 Fan-Out은 칩렛 통합 및 3D 패키징의 기반 기술로 진화하며, 차세대 반도체의 핵심 솔루션으로 자리 잡을 것이다.